5 月 6 日消息，芯片行業(yè)分析師 Andreas Schilling 昨天放出了一組關(guān)于英特爾 Arrow Lake 處理器的晶圓透視圖，揭示了酷睿 Ultra 200S處理器各模塊及的 Tile 內(nèi)部核心的完整布局。

如圖所示，作為英特爾首款完全依賴(lài)臺(tái)積電制造工藝（除基板外）的高性能桌面處理器，Arrow Lake 采用了復(fù)雜的 Chiplet 多芯片封裝技術(shù)。

IT之家匯總核心模塊配置：

Compute Tile 計(jì)算模塊：臺(tái)積電 N3B 制程，面積 117.241 平方毫米I/O Tile 輸入輸出模塊：臺(tái)積電 N6 制程，面積 24.475 平方毫米SoC Tile 系統(tǒng)單元模塊：臺(tái)積電 N6 制程，面積 86.648 平方毫米GPU Tile 核顯模塊：集成 4 個(gè) Xe 核心及 Arc Alchemist 渲染單元

所有模塊之下的基板（Base Tile 中介層）基于英特爾自家 22nm FinFET工藝制造，面積 302.994 平方毫米。這意味著，Arrow Lake 是英特爾首個(gè)除基板外完全由競(jìng)爭(zhēng)對(duì)手制造的產(chǎn)品。

從圖中可以看到，其 8 個(gè)性能核（P-core）分布在芯片邊緣與中心區(qū)域，16 個(gè)能效核（E-core）以四集群形式穿插其間，掛在中央的 Ring Agent 環(huán)形總線(xiàn)上，旨在降低熱密度。

每個(gè) P 核均配置了 3MB 的 L3 高速緩存（總共 36MB），而每個(gè) E 核集群配備 3MB 的 L2 緩存，其中 1.5MB 由兩個(gè)核心直接共享，通過(guò)互連網(wǎng)絡(luò)將兩個(gè) L2 緩存集群（及其關(guān)聯(lián)的核心）橋接在一起。

英特爾此次對(duì) Arrow Lake 緩存進(jìn)行最大的一項(xiàng)升級(jí)就是首次將 E 核集群接入 P 核共享的 L3 緩存，從而有效地為 E 核提供了 L3 緩存。

功能模塊分解：

I/O 模塊：集成雷電 4 控制器 / 顯示 PHY、PCIe Express 緩沖器 / PHY 和 TBT4 PHYSoC 模塊：包含顯示引擎、 媒體 引擎、更多 PCIe PHY、緩沖器和 DDR5 內(nèi)存控制器GPU 模塊：包含四個(gè) Xe GPU 內(nèi)核和一個(gè) Xe LPG（Arc Alchemist）渲染處理單元

Arrow Lake 是英特爾迄今為止最復(fù)雜的架構(gòu)之一，也是該公司首次將 Chiplet 芯粒設(shè)計(jì)引入臺(tái)式機(jī)桌面市場(chǎng)。

盡管采用全新設(shè)計(jì)，但 Arrow Lake 系列酷睿 Ultra 200S 桌面處理器并未達(dá)到用戶(hù)預(yù)期，甚至在 游戲 性能測(cè)試中落后14 代酷睿處理器（如 i9-14900K），主要瓶頸可能源于其模塊間延遲問(wèn)題，目前英特爾正試圖通過(guò)固件更新解決這一問(wèn)題。

【來(lái)源： IT之家 】